FPGA

DDR3初始化配置后内部存储单元的值是什么？

2020-02-02 11:00发布

站内问答 / FPGA
21525 3 3
用xilinx A7的FPGA，vivado里创建DDR3控制器IP core。想知道在控制器对DDR3芯片完成初始化配置后，DDR3内存储单元的值是什么。或是不确定的随机值？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
ab8780000
2020-02-02 16:04
全FFFFF

一周热门 更多>