FPGA

双IO仿真

2020-02-02 11:14发布

站内问答 / FPGA
10783 4 4
代码是用VHDL写的，如下：
CEC_INOUT <= cec_pad_o when (cec_padoen_oe = '0') else 'Z';
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
zhulin
2020-02-02 17:31
仿真结果

一周热门 更多>