FPGA

初学请教

2020-02-02 11:16发布

站内问答 / FPGA
5205 5 5
Signal  CLK_COUNTER                    :STD_LOGIC_VECTOR(15 DOWNTO 0):=X"0000";


CLK_1HZ <=CLK_COUNTER(14); 这个什么意思？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
gujiamao12345
2020-02-03 01:25
分频到14hz 计数到14 即为1s

一周热门 更多>