FPGA

FIFO内部动过的时序问题？

2020-02-02 11:35发布

站内问答 / FPGA
7531 5 5
当读写请求来了之后，FIFO内部的读写空满标志位，还有读写usedw，读写数据，这些动作的顺序是怎么执行的，哪个在先哪个在后，哪个跟哪个是同时的？求解决！！！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
玄德
2020-02-02 13:45

从“FIFO”的字面含义，也能猜出来很多事。

usedw，是什么梗？


一周热门 更多>