FPGA

关于ZYNQ的时钟问题

2020-02-02 11:42发布

站内问答 / FPGA
5682 2 2
本人一直搞不太清楚ZYNQ上PS输出的FCLK_CLK0~FCLK_CLK1的作用是什么，这和PL的时钟有什么样的关系？
向各位求教。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
xxyyzz0
2020-02-02 14:48
和PL 没关系。PL就是一个FPGA，时钟需要接到MRCC或SRCC

一周热门 更多>