FPGA

FPGA控制AD7606的时钟问题

2020-02-02 11:46发布

站内问答 / FPGA
10041 3 3
请问各位大神，用FPGA控制AD7606，时钟上有没有一个范围（最高最低时钟频率），能不能实现通过上位机发的指令选择AD7606_module的时钟，从而实现AD7606高采样率和低采样率的切换？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
BigTree2017
2020-02-02 21:41
FPGA控制外设，特别是外接IC，需要仔细阅读数据手册，最好的学习的资料。

一周热门 更多>