专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
夏老师推荐:惊人!Python+FPGA 实现FPGA开发大提速?!!
2020-02-02 12:23
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6685
9
9
夏老师推荐:惊人!
Python+FPGA 实现FPGA开发大提速?!!
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
9条回答
Chash
2020-02-02 18:16
feihufuture 发表于 2017-6-15 08:43
python开发后,还是得优化,但是优化后性能还是比不上纯verilog
你好,虎哥,HLS你怎么看?HLS这东西结合opencv做图像处理效率很高啊,优化好的话不比verilog差多少的,HLS比起verilog开发效率提高太多了。。。。而且我觉得以后高层次综合语言肯定会越来越成熟,verilog的优势估计就只在ASIC了。。因为HLS这东西非电子类专业地也可以写,只要懂一点并行计算 计算机组成原理之类的,不必了解数字电路底层寄存器门电路啊之类。
加载中...
查看其它9个回答
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
你好,虎哥,HLS你怎么看?HLS这东西结合opencv做图像处理效率很高啊,优化好的话不比verilog差多少的,HLS比起verilog开发效率提高太多了。。。。而且我觉得以后高层次综合语言肯定会越来越成熟,verilog的优势估计就只在ASIC了。。因为HLS这东西非电子类专业地也可以写,只要懂一点并行计算 计算机组成原理之类的,不必了解数字电路底层寄存器门电路啊之类。
一周热门 更多>