FPGA

急急急！！！Xilinx RapidIO IP核设计示例问题

2020-02-02 12:43发布

站内问答 / FPGA
5848 17 17
我用Ise14.4套件的Core Generator 生成了一个RapidIO Ip核，我把它自动生成的那个example_design放入一个新的工程中，然后仿真，波形正确，我仔细看了里面的代码，发现无论目的deviceId如何变化，波形显示都能够正常的收发，难道rapidIO不用通过DeviceId来确定发的目地吗？！！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
17条回答
hzywlx
2020-02-02 22:28
hdxuan 发表于 2013-4-2 09:49
DeviceID是本地地址，目的地址需要维护端口配置。

多谢回复！
我知道LOG模块输出了一个16位的本地deviceId，但是不知你有没有看srio_request_gen.v这个文件，这个模块应该是实现发起事物请求的，其中有个输入是dest_id，通过仿真可以看出，这个dest_id是通过val_ireq_tuser传给核心模块的，这个dest_id不是该事物所对应的目标deviceId吗？？而且我发现无论把这个dest_id设为多少，仿真时对应节点都可以收到。。。

一周热门 更多>