FPGA

急急急！！！Xilinx RapidIO IP核设计示例问题

2020-02-02 12:43发布

站内问答 / FPGA
5843 17 17
我用Ise14.4套件的Core Generator 生成了一个RapidIO Ip核，我把它自动生成的那个example_design放入一个新的工程中，然后仿真，波形正确，我仔细看了里面的代码，发现无论目的deviceId如何变化，波形显示都能够正常的收发，难道rapidIO不用通过DeviceId来确定发的目地吗？！！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
17条回答
hzywlx
2020-02-03 10:52
hdxuan 发表于 2013-4-2 15:52
我目前只做了点对点的通信，不过原理是一样的。
你看在port和link初始化完成以后，example_design在mainten ...

这个倒是看懂了，就是读取了本地和远程的厂商信息寄存器，然后设置了远程设备的deviceID号……我的问题是，在没有设置远程节点的deviceId之前，它是怎么把这个维护请求发到远端的，因为它并不知道对方的deviceId。另外，如果是点对点的通信，rapidIO设备就不检查收到的报文的dest_deviceId是否与自己的deviceId是否相同吗？

一周热门 更多>