FPGA

急急急！！！Xilinx RapidIO IP核设计示例问题

2020-02-02 12:43发布

站内问答 / FPGA
5911 17 17
我用Ise14.4套件的Core Generator 生成了一个RapidIO Ip核，我把它自动生成的那个example_design放入一个新的工程中，然后仿真，波形正确，我仔细看了里面的代码，发现无论目的deviceId如何变化，波形显示都能够正常的收发，难道rapidIO不用通过DeviceId来确定发的目地吗？！！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
17条回答
hdxuan
2020-02-03 16:47
维护请求可以通过地址来发送，比如本地设备ID地址是32'h0000_0060,远端设备ID地址是32'h0100_0060,可以往这个地址写值来设定ID，但多个SRIO我没试过，你可以试试，我觉得和Local Configuration Space Base Address有关。
第二个，我觉得肯定是有检查的，我记得仿真中收到的响应的tuser信号就是远端ID。希望对你有帮助。

一周热门 更多>