大家好,我有两个问题,麻烦大家帮帮忙
问题1:DDR3在进行读写数据的时候,一般是先写完一行再读一行,还是读写都在一行上完成,还是写完整个DDR3然后再读整个DDR3?
问题2:在用modelsim 观察example design 跑出的例子时,init_calib_complete被拉高后,首先是写bank0的第一行。在写bank0的第一行时 app_addr=0000200之前的app_addr与相应app_wdf_data不满足相差两个时钟周期以内的要求,app_addr=0000200 之后满足,这是为什么?难道是app_addr=0000200之前写进去数据都无效吗?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
应该是14bit的行地址和10bit的列地址,而非你理解的
一周热门 更多>