2020-02-03 10:08发布
林清 发表于 2012-9-18 21:17 理论上,由于銈材料PN结固有的压降(銈约0.7v 。锗材料的约0.3V,但不常用),MCU输出0时,3.3V器件IO处约 ...
最多设置5个标签!
实测正如你所说,PNP导通时为0.7V,高电位为3.3V,有一点没有明白,请指教,B极低电位时,PNP导通,3.3V器件的IO应该是被拉低到地,怎会不是0V而是0.7V? 另外如何才能将IO拉到更低的电位,用PMOS会更好吗?
一周热门 更多>