FPGA + 2片DDR3的设计及走线问题

2020-02-03 10:23发布

FPGA:  Xilinx Artix7 FPGA XC7A200T-1FBG484C

接两片MT41K128M16JT-125:K

请问:
1.阻抗不做成40欧姆,而做成50欧姆的话,CLKP 和CLKN间的电阻是不是要对应地从80改成100?
2.这两颗芯片能否用fly-by结构走线?  芯片需要什么特性才能支持fly-by;用常规T结构ok吗?


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。