FPGA

Verilog调用vhdl代码，参数传不进去！！！

2020-02-03 10:28发布

站内问答 / FPGA
3558 4 4
各位前辈，我用Verilog调用带generic的vhdl代码，发现参数传不进去，编译也不报错。
这是vhdl的参数
QQ图片20160913112124.png
这是Verilog的调用方式
QQ图片20160913112131.png



请问参数传递，正确的方式应该是什么样的？不胜感谢啊！


友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
18971591125
2020-02-03 11:28
MARK一下坐等高手解答

一周热门 更多>