FPGA

求教关于CPLD IO口对电压识别的问题

2020-02-03 10:29发布

站内问答 / FPGA
5588 2 2
准备使用EPM1270，现在遇到的问题是如果给输入引脚一个-0.7V的电压，芯片会将其识别为低电平吗，求大神指点
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
玄德
2020-02-03 13:23


手里正好有这个芯片的资料，
这个值已经超出绝对最大值，损害芯片要自己负责；再谈高低电平已经没意义了。
如果是我，会加保护或者转换电路。


无标题.png



一周热门 更多>