FPGA

使用altera的fpga时无**确读取IO的状态

2020-02-03 10:52发布

站内问答 / FPGA
16672 5 5
使用altera的fpga时让其中一个引脚作为输入时无法读取IO的状态，作为输出时可以可以正常输出。有没有人遇到过这种问题。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
玄德
2020-02-03 11:17

怎么读的？

一周热门 更多>