2020-02-03 10:59发布
玄德 发表于 2016-8-29 01:04 verilog用inout，定义为双向，不懂VHDL。 方向用逻辑控制就可以了。 我不确定端口能否设为开漏，应当是可 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 297229936 的问题《CPLD 做ADC转换》','https://www.xiaopingtou.net/q-167505.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
多谢，我感觉解析地址加解析数据 还要模拟时序同时控制in out太复杂了，刚开始学习CPLD才俩星期，我打算加个74HC4052 来解决会比较简单。而且还有两路ADC需要切换，用74HC4052 也可以来切换两条ADC的数据线，您看可行不？ @玄德
一周热门 更多>