FPGA

Lattice isplever中怎么设置才能让综合时不把逻辑门优化掉？

2020-02-03 11:09发布

站内问答 / FPGA
8764 13 13
兄弟们，我需要用4个非门来做一个ns级别的延时，是在isplever综合时会自动把他们优化掉，仿真时没有延时效果了，怎么才能让他们不被优化掉呢？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
13条回答
bzy812
2020-02-04 05:11
ifpga 发表于 2014-3-21 10:36
为什么用非门来做延时呢
如果只是仿真用的话
可以直接使用

哥们儿，是这样的，现在要完成一个脉冲展宽的任务，要把随机过来的一个几ns的脉冲信号展宽到一定宽度~用时钟的话没有那么高频率的时钟，分辨精度太低了，并且很容易信号干扰到，所以我老板就说那就用非门吧，不用时钟了，串几个非门延时这个脉冲再用个锁存器把它展宽，可是现在问题就出现了...Lattice的东东实在是找不到怎么不让他优化，综合时直接就给我吧这些非门都优化掉了...

一周热门 更多>