Lattice isplever中怎么设置才能让综合时不把逻辑门优化掉？
2020-02-03 11:09发布
bzy812
bzy812 发表于 2014-3-24 10:09 哥们儿好~能否说的详细一点儿呢？万分感谢哈~！
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 bzy812 的问题《Lattice isplever中怎么设置才能让综合时不把逻辑门优化掉？》','https://www.xiaopingtou.net/q-167524.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
你用的verilog还是VHDL？
一周热门 更多>