FPGA

FPGA工作不稳定，但是加入了SignalTap之后就稳定了

2020-02-03 11:26发布

站内问答 / FPGA
8997 8 8
最近遇到如题这个问题，一周了还没解决。
正常编译，下载下去，FPGA有时候工作稳定，有时候不稳定，总体趋势是工作时间越长，出错的概率越低。
于是加入SignalTap来排查问题出在哪里，结果加入SignalTap之后，FPGA却一直工作稳定，没有发现任何数据错乱的现象。
于是就搞不明白了为什么了，感谢有类似经验的老大支个招~
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
xhudiao
2020-02-04 11:15
非常感谢楼上几位的回答，按照楼上几位的思路经过修改调试，达到稳定了，再次感谢~

主要修改调试方法和思路：
1、之前没有做约束，认为跑的频率不高没关系。自己对约束概念理解也不透彻，这几天下来恶补学习时序约束和时序分析的知识，算是弄明白了，加上了约束。（但是这不是解决我遇到问题的根本。）
2、减少了时钟域数量，从6个减少为3个。这个改善效果比较明显，但是没有根除数据错乱的现象。
3、第三条我认为解决问题的根本所在。用异步fifo进行跨时钟域数据传输时，rdclk时钟给错了，没有用rdreq同频时钟，rdreq脉宽比rdclk周期多了3ns。写代码时疏忽了造成的bug

至于为什么加上了SignalTap就没问题了，还是没搞懂。
不过找到毛病解决问题了就好。
再次感谢楼上几位！

一周热门 更多>