FPGA

自己编写的模块，EOC是输入引脚，但读不出来

2020-02-03 11:27发布

站内问答 / FPGA
15395 4 4
[img]file:///C:UsersyanAppDataRoamingTencentUsers1437782720QQWinTempRichOleWZ98YCSGL0J[[QF%_6[VOEW.png[/img] WZ98YCSGL0J[[QF%_6[VOEW.png       
  EOC是wire型变量，但是检测不到EOC=0的情况，为什么啊，求助              

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
玄德
2020-02-03 20:00

状态机。
说明EOC一直是高，所以检测不到。
另外，如何知道状态是4？比较怀疑。

学学仿真吧。

一周热门 更多>