请教一个FPGA的LVPECL输入IO速度问题-ty新气象的回答

请教一个FPGA的LVPECL输入IO速度问题

2020-02-04 10:20发布

大家好, 小弟想用FPGA的专用LVPECL端口接收来自高速比较器的LVPECL信号，比较器输出的信号是连续两个1ns的高电平脉冲，脉冲间距是0.6ns，不知道这样的信号能否通过FPGA的LVPECL端口灌到FPGA内部呢？我用的器件是SPARTAN 3E xc3s250
QQ截图未命名.jpg

datasheet中有这样一个表格，看到LVPECL_25到LVCMOS25 的转化时间最短到0.27ns，是不是说我这个0.6ns的信号脉宽，还是有可能灌到内部逻辑的？
要是真的可以就好了。。。
多谢啦~

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

20条回答

2020-02-06 05:58

对我来说，太难鸟。进来看各大侠的分析。