FPGA

求大神指点一个wire型变量小疑惑

2020-02-04 10:24发布

站内问答 / FPGA
3293 5 5
之前看书上说，wire不能直接赋值，是什么意思呢？
比如：
  1. ’define C 321
  2. ......
  3. wire[3:0] a='C;
复制代码
这种表达式有误吗
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
waiter
2020-02-04 15:43
当然是不对的。

定义个变量a为reg后，要在 always 语句块中进行赋值（或者也可以在 initial 中赋值）。
修改为如下就可以：
module test;
  reg[7:0] a;

always @ （*）
      a=8'b1001_0010;

endmodule


或者：
修改为如下就可以：
module test;
  reg[7:0] a;

initial begin
      // 其他语句：
      a=8'b1001_0010;
      // 其他语句：
end
endmodule

一周热门 更多>