新手求助verilog

2020-02-04 10:32发布

数据收发采用串行传输协议,串行数据位宽1bit。数据采用双沿传输,上升传输奇数位、下降沿传输偶数位。系统时钟提供的是160MHz,数据收发采用的时钟速率是40MHz。为减少功耗及降低干扰,时钟不是持续输出,有参数要传输时发送时钟和数据,没有数据时,时钟和数据都为低。求大神帮忙                                                                                          
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。