FPGA

Verilog实现勾股定理

2020-02-04 10:41发布

站内问答 / FPGA
5324 4 4
题目：完成这个公式的实现：x=max(|a|,|b|),y=min(|a|,|b|);                                             max[(1-1/8)x,+y/2,x]=D;
关键是必须只用三个flip-flop，求大神指教
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
abcdfff
2020-02-04 15:26
那个公式不明白

一周热门 更多>