编译是出现的问题?

2020-02-06 11:19发布

编译是出现的问题,帮忙看一看,改了几遍都不知道出错在哪?谢谢?

Error (10170): Verilog HDL syntax error at Verilog1.v(12) near text "always";  expecting "@", or an identifier ("always" is a reserved keyword )
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。