FPGA

CycloneIV控制DDR2的最大时钟频率是多少？

2020-02-06 11:41发布

站内问答 / FPGA
8122 6 6
用的FPGA是CycloneIV,速度等级-6，手册上只写了最大时钟频率是200Mhz,DDR2的控制引脚分配在bank3和bank4。实际应用的时候这个时钟能跑到多快呀？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
汉水之子
2020-02-06 17:06
可以在手册中DDR相关部分找到具体要求的

一周热门 更多>