专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
FPGA画面拼接方案
2020-02-06 11:42
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
2820
13
13
现有一个项目,需要把4路VGA信号,每一路1920*1080,拼接成一路4K@60Hz超高清信号3840*2160输出。
这种情况需要用哪种级别的FPGA能够实现,大家给个建议。需要用到哪些资源?
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
13条回答
ar_dong
2020-02-06 16:47
想法是好的,实现起来难度太大。
原因:
1.每路VGA带宽4.5G,4路带宽18G,4K@60Hz也是18G,要求缓存带宽36G,用16位DDR3芯片2片还要跑到1333;
2.4K@60Hz需要HDMI2.0传输,市面上有2.0产品但是却找不到2.0接口芯片,就算你做成了,输出也是个问题
解决办法1:
不用FPGA,找到一款集成芯片解决问题。
解决办法2:
找到一款4入4出的图像拼接器(这个市场上很多),输出4路870*2160的DVI信号,保证4路DVI信号是同步的。用一片FPGA,xc7a15就成,不需要缓存就把4路DVI合成一路HDMI2.0信号或者DP信号,从FPGA直接送出来,再经过一级HDMI repeater 就可以输出了。当然这个板子也可以做到拼接器里面。
解决办法3;
降低指标,做4K@30Hz输出,输入输出信号带宽都降低了一半,总带宽18G,用16位DDR3芯片1片跑到1333,或者2片跑到800就成。FPGA可以选择ecp3-35或者70,视频输出可以直接FPGA出,也可以加个接口芯片。HDMI1.4的接口芯片相对好找
加载中...
查看其它13个回答
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
原因:
1.每路VGA带宽4.5G,4路带宽18G,4K@60Hz也是18G,要求缓存带宽36G,用16位DDR3芯片2片还要跑到1333;
2.4K@60Hz需要HDMI2.0传输,市面上有2.0产品但是却找不到2.0接口芯片,就算你做成了,输出也是个问题
解决办法1:
不用FPGA,找到一款集成芯片解决问题。
解决办法2:
找到一款4入4出的图像拼接器(这个市场上很多),输出4路870*2160的DVI信号,保证4路DVI信号是同步的。用一片FPGA,xc7a15就成,不需要缓存就把4路DVI合成一路HDMI2.0信号或者DP信号,从FPGA直接送出来,再经过一级HDMI repeater 就可以输出了。当然这个板子也可以做到拼接器里面。
解决办法3;
降低指标,做4K@30Hz输出,输入输出信号带宽都降低了一半,总带宽18G,用16位DDR3芯片1片跑到1333,或者2片跑到800就成。FPGA可以选择ecp3-35或者70,视频输出可以直接FPGA出,也可以加个接口芯片。HDMI1.4的接口芯片相对好找
一周热门 更多>