FPGA+AD/DA模块经验谈

2020-02-06 11:53发布

本帖最后由 lee218 于 2013-9-5 19:45 编辑

求有过这方面项目经历或者学习感悟的大神分享一点经验,现在手上有一块CPLD学习板和一个AD/DA模块(该模块就是黑金动力社区的高速AD/DA模块,主要由两片AD、DA芯片和相应的外围阻容感抗元件构成电路),要实现两者的关联,没有头绪,求大神~~~~跪谢!!!!!!

先说一下自己对这个流程的理解,请大家指正:

AD模块的应用:把一个一定幅度的模拟正弦信号从信号发生器引入到AD模块(有现成的接口),AD模块的输出接口连接CPLD的I/O接口(后续要在Quartus 里面设置管脚分配),而模拟信号的采样要结合AD芯片的时序图进行Verilog HDL 代码的编写,也就是所谓的CPLD控制AD芯片的驱动程序,经过这几个步骤可以得到相应的数字信号,如果上面的说法没错的话,下一步如何观察处理得到的数字信号?

DA模块的应用:首先是数字信号的获取问题——是直接采用从AD模块转换出来的数字信号还是用CPLD产生数字信号(lz小白,不知道这样说对不对o(╯□╰)o求轻喷……)?然后编写相应的Verilog HDL 代码控制DA模块对数字信号进行采样、转换,下一步是在Quartus 里面进行管脚分配,正确连接CPLD和DA模块的管脚,如果前几步顺利,下一步是AD模块连接示波器,观察到理想情况下的正弦波形。

另一个疑问是是否应该先在Modelsim环境下进行仿真,在不考虑延时的情况下得到理想的仿真波形后再进行实际的硬件实验?

写了这么多不知道有没有热心人能够耐心看完,lz真的是着急,急切寻求大家的指导帮助!!!在此先行谢过!!!!!!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
20条回答
lee218
2020-02-07 21:04
chenkui456 发表于 2013-9-4 11:41
建议你还是看下芯片的时序图,用verilog做起来还是很容易的,至少不会像在系统下做需要地址映射什么一大堆 ...

您是说AD/DA芯片Datasheet里面的时序图?然后参照时序图写Verilog代码?另外您说的地址映射是怎么一回事?谢谢~

一周热门 更多>