FPGA

signaltop

2020-02-06 12:00发布

站内问答 / FPGA
10313 3 3
为什么signaltop仿真时instance的状态是等待时钟
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
真实以太
2020-02-06 18:58
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>