FPGA

怎么在CLK下将多个周期内的脉冲边沿分别提取出来？如下图

2020-02-06 12:05发布

站内问答 / FPGA
4801 7 7
怎么在CLK下将多个周期内的脉冲边沿分别提取出来，实在头疼了很久。 picture.png 。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
玄德
2020-02-07 06:20

连续采样，放到数组里，
后浪推前浪，只存最新两位；
同时比较，出现01为上升沿，10为下降沿。

一周热门 更多>