FPGA

关于DCM与时序约束被ignore

2020-02-06 12:11发布

站内问答 / FPGA
3260 8 8
在DCM输入50MHz，输出100MHz，设计中用到100MHz时钟域的offset约束，而offset约束是需要参考66MHz某个时钟沿的，麻烦在于，Xilinx的IDE只能约束DCM的输入，也就是说只能约束50MHz
如果约束100MHz的话，report中可以发现被ignore了，而100MHz时钟的沿和50MHz不存在确定关系。
具体的说，我输入的是50MHz的时钟，但是只是用在DCM倍频，系统只使用倍频后的100MHz时钟，所有的输入输出的offset约束都参照100MHz时钟，设计中只要对50MHz时钟进行约束，ise会对DCM的输出自动施加对应的约束，但是在clock Domain里面就只有50MHz时钟了，我用TIMEGRP "databus" OFFSET = OUT 1 ns AFTER "clk100"的话，在report中被ignored了，提示does not clock any registered output   components。
请教这个应该怎么解决？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
妖怪被师傅抓了
2020-02-06 23:23
feihufuture 发表于 2015-12-11 17:37
约束50M就是约束100M

是的，ise会自动加上100M的约束，但是我现在还要对其他输入输出做offset约束，而这些offset都是参照100M的，TIMEGRP "databus" OFFSET = OUT 1 ns AFTER "clk100“是希望databus在100M时钟有效沿到来后1ns内准备好，而不是50M时钟有效沿,但是现在只能约束到50M时钟沿，显然两者是不一样的。

一周热门 更多>