本帖最后由 asdf012 于 2013-12-30 22:31 编辑

头大，整了好长时间都没搞清楚，求帮助。
virtex5芯片，ddr2选择的是256M，MT4HTF3264HY-53E，SODDIM的。按网上的提示，把example design的rtl文件，sim文件加到ISE中，用modelsim，ISIM仿真都 提示出错。
主要提示是200us前CKE已经为1了，初始化没有完成。程序在35us处中断。不知道问题出哪儿了。

好吧，这个问题还没解决。。MIG版本为3.5，我在MIG中换一个ddr2芯片，就可以运行，MT8HTF12864AY-667。换其他的型号的example design 有的可以运行，有的没法运行。网上这个问题的解决方法我试了好像不行。为什么换个ddr2就可以，但我的开发板上是上面那个，只能用那个。求问怎么处理。

modelsim主要提示如下：省掉了部分重复的
** Warning: (vsim-3015) ddr2_ram/example_design/sim/sim_tb_top.v(501): [PCDPC] - Port size (3 or 3) does not match connection size (2) for port 'ba'. The port definition is at: ddr2_ram/example_design/sim/ddr2_model.v(135).
#         Region: /sim_tb_top/genblk3/genblk1/genblk1/gen_cs[0]/gen[3]/u_mem0
# .main_pane.objects.interior.cs.body.tree
# sim_tb_top.genblk3.genblk1.genblk1.gen_cs[0].gen[0].u_mem0.cmd_task: at time 8656110.0 ps WARNING: 200 us is required before CKE goes active.
# sim_tb_top.genblk3.genblk1.genblk1.gen_cs[0].gen[0].u_mem0.cmd_task: at time 22488110.0 ps INFO: Precharge All
# sim_tb_top.genblk3.genblk1.genblk1.gen_cs[0].gen[0].u_mem0.cmd_task: at time 24584110.0 ps INFO: Refresh  
# sim_tb_top.genblk3.genblk1.genblk1.gen_cs[0].gen[0].u_mem0.cmd_task: at time 28776110.0 ps INFO: Load Mode Z
# sim_tb_top.genblk3.genblk1.genblk1.gen_cs[0].gen[0].u_mem0.cmd_task: at time 35064110.0 ps ERROR: Activate  Failure.  Initialization sequence is not complete.