FPGA

spartan6 求助 猴哥

2020-02-06 12:21发布

站内问答 / FPGA
8665 20 20
本帖最后由 snk12 于 2013-1-18 14:03 编辑

我在使用spartan6的 xc6slx45-3fgg484i芯片， 调试板子中碰到一个问题。 芯片引脚  CMPCLK,CMPMOSI当作普通IO使用， 发现这2个引脚总是高电平，无论我怎么驱动它， 把它们assign 到0, 用示波器量还是高电平。 其它引脚都OK的， 是不是ise中有什么设置的

问题是编译也没报错， 都很顺利

hswap是通过100ohm拉到地的

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
20条回答
snk12
2020-02-07 15:49
本帖最后由 snk12 于 2013-1-22 21:30 编辑

上图， 就是这么简单的连接关系， PROBlem.jpg
作了个简单的工程，就是
module Test(input wire iCLK/*50Mhz*/,
                    output reg[11:0]  oIO);
always @(posedge iCLK) begin
    oIO<=~oIO;
end

endmodule

用示波器测量，前面10个IO口都正常翻转, cmpclk,cmpmosi 这2个口总是高电平。
但在chipscope中确能看到所有信号正常翻转。  是不是ise中的bug,  我试了ise  13.4, 14.4都这样

一周热门 更多>