FPGA

如何有效的进行多位数据的并行转串行操作

2020-02-06 12:30发布

站内问答 / FPGA
13474 7 7
rt，输入为并行的五个8bit数据，每当数据改变且不为0时，将每个数据（8bit看做一个整体）串行输出给fifo，如何设计可以在最少的时间周期将数据输出？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
玄德
2020-02-06 16:05
本帖最后由 玄德 于 2015-12-1 22:34 编辑

还能不能说得再清楚点？

1、串行，是指按字节顺序，还是按位拼成一串珠子？
2、最快，是指输入FIFO，还是从FIFO输出？

不过，问和说都基本是废话，从判断条件到送入FIFO，一个时钟就可以完成；
从FIFO输出，一个时钟走一层。




一周热门 更多>