专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
请问modelsim里的条件断点怎么用
2020-02-17 19:43
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
11910
11
11
那位用过的,可以说下怎么用吗?
截个图最好了
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
11条回答
GoldSunMonkey
2020-02-17 23:00
运行菜单View->Files,双击HDL文件,打开了代码窗口。点击行号的右侧,就出现了一个红 {MOD}的断点。当
然很多行是不能加断点的。似乎行号为红 {MOD},就表示可以加断点。断点可以disable,enable和删除。
加了断点后,使用菜单Simulate->Run->Restart,对话框点OK,然后重新运行仿真。比如用run -All。运
行到断点时就会停止,这时可以在Objects窗口观察各个信号的值,或者在源代码窗口,鼠标移到某个变量
上,会出现值的提示。或者使用examine方式。
可以用step按钮进行单步调试
加载中...
查看其它11个回答
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
然很多行是不能加断点的。似乎行号为红 {MOD},就表示可以加断点。断点可以disable,enable和删除。
加了断点后,使用菜单Simulate->Run->Restart,对话框点OK,然后重新运行仿真。比如用run -All。运
行到断点时就会停止,这时可以在Objects窗口观察各个信号的值,或者在源代码窗口,鼠标移到某个变量
上,会出现值的提示。或者使用examine方式。
可以用step按钮进行单步调试
一周热门 更多>