FPGA

Rapid IO通信流程问题。

2020-02-17 19:45发布

站内问答 / FPGA
8241 4 4
大家好！
希望大家指导，同时非常希望GoldSunMonkey哥指导。
Xilinx芯片：V5、SP6。
工作方式：Swrite。
参考手册：UG503。
问题：
1.
FPGA上电后，我是不是可以不用管维护呢？
2.
FPGA上电后，只要Target端发出的RDY信号有效了，我可以马上发出Swrite包吗？还是必须做其它什么工作后，才能发包呢？
谢谢了。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
feihufuture
2020-02-18 05:34
awin_lu13 发表于 2013-9-11 20:47
[e ...

有现金奖励，保证有人来

一周热门 更多>