altera的FPGA的pll 模块不能正常工作,求解

2020-02-17 19:47发布

新做了一块fpga板子,板卡可以正常下载程序,也可以正常工作,但是当调用fpga上的pll时,pll的时钟波形输出不正常,我测量了pll的供电电压为2.5v,我晶振供电电源为3.3v,用示波器测量了晶振频率,为12M方波,用pll将12M时钟倍频为60M时钟后,测量输出频率,非常不正常, 周期为几微妙同时还夹杂着貌似干扰信号,具体pll输出测量信号如下图所示(注,程序只是程序没有其他模块部分,初步考虑为硬件问题,求大虾)


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。