用CPLD片子实现个m序列,画的原理图不知道哪里有问题啊

2020-02-17 19:49发布

用的老的CPLD芯片lattice公司的LSI1016E,原理图如下: 5级m序列原理图 5级m序列原理图
isp界面 isp界面

m序列就用到个D触发器和异或门,我用GAL16V8写个abl程序简单的,刚开始用CPLD,我不知道这样的原理图是不是正确,编译都能通过,但频谱没出来,另外编译以后“异或门G_XOR”前面有个?,我不知道是什么意思,各位兄弟帮个忙啊


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。