FPGA

请教：actel fpga 如何

2020-02-17 19:52发布

站内问答 / FPGA
3206 5 5
请教大家，
       我用的是actel 的fpga。如何将外部输入时钟引到全局时钟呢？不用PLL或CCC。用verilog语言的原语，但不知道是啥，谢谢各位。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
lihongqiang
2020-02-18 00:05
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>