FPGA

CPLD ，altera的EPM570 引脚驱动能力

2020-02-17 19:56发布

站内问答 / FPGA
2428 3 3
本帖最后由 bear1 于 2015-3-2 11:35 编辑

一个输出引脚，内部最多能带几个输出引脚？

我现在一个输入带了7个输出，会不会有问题？

谢谢！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
bear1
2020-02-17 23:38
本帖最后由 bear1 于 2015-3-4 11:43 编辑

内部一个输入最多能分给几个输出脚？这个有限制吗？

一周热门 更多>