FPGA

spartan-6 MCB写入和读出不一致

2020-02-17 19:58发布

站内问答 / FPGA
8881 5 5
本帖最后由 AnHongliang 于 2015-1-20 08:48 编辑

今天调DDR2模块，利用mig生成DDR2控制模块，对一个固定的地址写入一系列的数，然后再读出，仿真通过了。
但上板调试时，发现读出和写入的数据不一致，当写入变化时，读出也跟着变化，但基本上没有什么太大规律，降低频率我也试了，没有任何效果。
请问论坛里的高手是否有碰见过此种现象呢？DDR2是micron的MT47H32M16。
有DDR2调试经验的前辈，是否可以传授下调DDR2的经验，该从哪里下手呢？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
mohanwei
2020-02-18 02:58
应该是布线等长没做好。
不看电路改改代码就能简单验证：把速率降低，降低，再降低……看什么时候正常了。如果能正常，说明就是布线问题。

一周热门 更多>