关于ADC输入带宽的疑惑

2019-03-25 15:00发布

站内问答 / 模拟电子
9382 15 1283
我在一个ADC的数据手册里看到这样一句话
EN2 = 0时−3 dB输入带宽设为28 MHz，而
EN2 = 1时−3 dB输入带宽设为9 MHz。仅在采样速率为2 MSPS
这款ADC的型号是AD7960最高采样率为5MSPS，EN2是用来设置输入带宽的引脚
让我比较迷糊的是：
1、这里的−3 dB是什么意思？
2、为什么输入带宽为9MHz时采样率应该是2MSPS？输入带宽不是应该低于实际采样率吗？
3、为什么不只提供一个28MHz，多一个9MHz的选项的作用是什么？

此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
15条回答
littleshrimp
2019-03-25 17:36
< 找到一篇文章，不太理解，坐等高人http://www.analog.com/cn/analog-dialogue/raqs/raq-issue-64.html在过去十年间，这点确实已经成为采样ADC的一种常见特性。不过，由于输入级通常包括开关电容采样电路，因此带宽增加几乎未对ADC功耗造成太大影响。在带有输入缓冲器的ADC中，这些放大器的功耗与其带宽大致成比例，但随着现代放大器工艺的继续发展，每一代放大器在带宽方面都有所增加，而功耗却不断下降。根据采样理论，对复杂信号（由数种不同频率的分量信号组成）进行采样时，如果采样时钟频率不到信号中最大频率的两倍，则会出现一种称为“混叠”的现象。当采样时钟频率足够低时，则导致一种称为“欠采样”的混叠。在早期数据采样系统中，输入信号几乎始终是基带信号，信号频率范围为直流(如果已进行交流耦合，则为接近直流)至截止频率，后者通常由低通滤波器(LPF)决定。此类系统中一旦出现混叠现象，即会妨碍正常操作，并可能会导致严重问题。但在信号的总带宽不到采样频率的一半时,如果对采样频率与信号频率范围之间的关系加以正确定义，那么混叠并不会带来问题。如今，很多数据采样系统处理频率较高但带宽相对较窄、时钟频率较低的信号,如数字广播的中频(IF)信号。这类系统中的ADC必须具有宽信号带宽，但最大时钟频率不需要太高。正如我们在之前的一篇非常见问题解答中看到的，通过增加采样时钟速率，可以提高数据采样系统的分辨率。该程序称为“过采样”。如果信号带宽很小，则即使信号频率很高，我们仍旧可以使用您在提问中描述的ADC来构建高性能系统；在该系统中，时钟频率远远超过信号带宽，但却要远远低于信号的中心频率。初看起来可能觉得不可思议，不过此类系统的确同时具有欠采样和过采样功能。

1 通常称作奈奎斯特或奈奎斯特-香农采样理论，以最先提出其理论基础的哈里·奈奎斯特和克劳德·香农两人的名字命名。
2 RAQ 13 - “您可能会觉得有点高深莫测，但其实Σ-Δ转换器并不难懂。”

一周热门 更多>

相关问题