我看过一些文章介绍，利用外部的rst信号，于是我写了下面的代码

module RST(rst, out)

input rst;
output[7:0] out;
reg[7:0] out;

always @(negedge rst)
begin
     out <= 8'b1111_0000;

end

endmodule

我在进行功能仿真是，无论rst的输入是什么，out都输出 8'b1111_0000，这是啥原因啊？？