FPGA

CPLD/FPGA上电初始时IO口的状态是怎么样的

2020-02-23 10:38发布

站内问答 / FPGA
1848 9 9
大侠，
  如题所示，当CPLD/FPGA上电时其IO口的状态是怎么样的？高还是低，或者是高阻，谢谢啊！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
magic_yuan
2020-02-23 15:13
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>