各位大侠，
今天用verilog写一个按键扫描程序，思路和单片机实现思路相同，引入了防抖动延时。在modelsim上功能仿真时没有问题，但在FPGA上运行----50MHZ的频率，发现“没动静”。
怀疑是不是从输入到输出的级数太多，导致内部延时太大，导致在单个周期内不能完成预定的逻辑动作，从而导致输出错误？
附件为我写的程序的RTL图，请大侠看看。
内部单元导致的延时不会看，要是有大侠指点一二，不甚感激，附图如下：
我自己再去查查资料！
多谢啊！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 magic_yuan 的问题《按键扫描程序的问题》','https://www.xiaopingtou.net/q-175937.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
多谢啊，
看了下时序约束方面的东西，感觉内容比较多。
我的意思是：是否大致能从程序设计的结构推断出延时呢？比如在一个周期内一个信号经过很多级的组合逻辑输出，那么延时比单级的组合逻辑肯定要多，类似这种。。。。。
再认真看看。。。。
一周热门 更多>