FPGA

fpga ddr2 初始化异常

2020-02-23 10:47发布

站内问答 / FPGA
18359 3 3
我的板子上DDR2本来开始 是可以 初始化的，后面突然不能初始化了 ，检查文件 发现  有多处时序未达到要求  ，  主要是  dqs 的    是不是 这个引起 不能初始化了呢   我是用两片  MT47H128M16  组成32bit  的 颗粒    片子 是 v5  95t  后面 发现 用 ip核心自己带的ucf  可以通过  没有时序错误   但用我的ucf  就不能通过时序不满足  这是什么原因呢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
andous
2020-02-23 14:42
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>