本帖最后由 wdmhzh 于 2014-5-3 17:39 编辑

小弟请教：1.怎么知道Verilog 中源文件的模块，那个是顶层模块？是不是写在最上面的就是顶层模块？？
                 2.位宽疑问，一个16位的2进制数（16‘b1111...111）写成16进制数其位宽就变成4位了（4'hffff），不知是不是？？？
                  3.拼接运算符，{cout,sum}=a+b+cin;这个等号在这里啥意思？？将a+b+cin相加的和给了谁？？
                  4.变量的作用域有多宽，比如在函数中定义的变量，在begin中定义的变量？？