FPGA

FPGA时钟双沿采数

2020-02-23 10:52发布

站内问答 / FPGA
5093 9 9
利用时钟上升沿采数，然后利用该时钟下降沿将采到的数据送出，听别人说过不要利用同一时钟双沿处理数据，这么做有何害处？有什么办法解决双沿采数？请教！！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
lwq030736
2020-02-23 22:28
倍频

一周热门 更多>