FPGA

RAM读出的数据和写入的数据不一样，求解

2020-02-23 10:54发布

站内问答 / FPGA
6265 4 4
用RAM接收ddr2 RAM 的输出数据，写入数据是，din 和dout是一样的，但后来读数据时，数据的低几位为x，见最后一张图片，不知道为什么。
而且这个部分位数为x的数据，可以作为加法器的add输入，也能算出结果，低几位为x，高位有数据。
求解。

01.jpg
02.jpg
03.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
xiantingfeng
2020-02-23 21:09
ifpga 发表于 2014-4-9 15:56
没人帮得了你
只能自已查代码
看是不是那几根信号没有连好

信号应该连好了，直接是整个端口与其它相连，这个RAM在仿真的前半段读写数据正常。这个是modelsim仿真，读写信号应该没问题。
接受的ddr2数据也正常，图片中的写数据时dout与din一样，但后面读数据部分位就有问题。RAM的读写比较简单，几行代码本身应该没问题，之前仿真过。出现这种部分位为高阻的情况，很奇怪。
如果是ddr2 RAM读写有问题，可以看verilog代码，找到对应的，但双端口RAM的IP核源代码是逻辑门。
PS：我不觉得这个是很低级的问题。

一周热门 更多>